EP2C8 FPGA/CPLD макетная плата обучающая доска система

Описание

Описание конфигурации основной пластины 】

1. Встроенный ep2c8q208c8-ядерный чип FPGA;
2. Встроенный SDRAM-K4S641632-UC60? Или HY57V641620FTP-7, два SDRAM совместимы, емкость 64 Мбит, контакты, независимый NIOS II используется для эксперимента с прикладным пространством
3. 50 МГц активный кристалл, обеспечивает работу системы мастер-часов, через 22 Ом Сопротивление соответствия соединения CLK0 и CLK4, только может использоваться в качестве часов системы;
4. 5 в входной интерфейс питания иностранный экономический 5 мм, внешний диаметр 3,5 мм отрицательный;
5. Выключатель питания, макетная плата, подключи вверх;
6. R_C ключ, реконфигурация FPGA, нажмите, после того, как система от EPCS4 чип конфигурации считывает программы и работает;
Кнопка Rst, IO, пользователи могут использоваться в качестве кнопок ввода, также могут быть выделены для кнопки сброса системы;
8. Диод IN5822 предотвращает обратное подключение питания, Диод Шоттки;
9. Индикатор питания Светильник D2;
10. 25x2 двойной ряд в 2,54 интервал пользовательского интерфейса;
11. Пользовательский светодиодный-D4, pin независимый, без интерфейсной платы для повторного использования;
12. Индикатор загрузки D1, в обычное время выхода, время загрузки будет ярким, нажмите кнопку R_C будет ярким
13. Скачать интерфейс JTAG, соответствующий файл загрузки SOF, быстро, JTAG скачать программы непосредственно в FPGA, но Программа питания отсутствует, кто рекомендует JTAG способ, наконец процесс отверждения способом ASP для загрузки приложения для настройки чипа;
14. Скачать интерфейс ASP, соответствует загрузке POF is файла, относительно JTAG медленная, и нужно получить доступ к электричества и потянуть загрузочную линию, для работы, операция относительно проблемы, не рекомендуется обучаться, наконец-то требуется питание при условии использования режима загрузки ASP;
15. 4 провода RS232 последовательный интерфейс связи и SRAM выберите перемычку выбора; при подключении к интерфейсной плате, контакты и повторное использование;
16. 25x2 двойной ряд в 2,54 интервал пользовательского интерфейса;
17. Винт опоры;
18. Микросхемы напряжения 1085-3,3 В;
19. 1117-1,2 В напряжение чип, FPGA ядерный давление;
20. Чипы SRAM IS61LV25616AL 256 kx16b, (Обратите внимание на это по желанию);
21. AT24C02-устройство хранения igc;
22. Чип конфигурации EPCS4 (4 Мб)