FPGA макетная плата, FreeDev аудио макетная плата, аудио макетная плата

Описание

Дружба подсказки:
Этот продукт не поддерживает возврат товара, не в хорошем качестве покупатели не берете, пожалуйста, перейдите!

Информация о продукте:

Экономичный комплект платы для разработки FPGA: FreeDev Audio Dsp board. Эта плата развития FPGA использует Cyclone IITwoc8 FPGA, 8256 логических блоков и 18 18*18 мультипликаторов, с умеренными запасами. Основная плата наследует FreeDev2.1 (2,2) большинство периферийных устройств, отвечает требованиям SOPC (NIOS Builder II) обучения и развития, применение циклон II чип мультипликатора, интегрированный цифровой чип для обработки речей комплект разработки также поддерживает развитие обучения DSP строитель, является многоцелевой высокопроизводительный SopcBuilder (NIOS II), Dsp строитель (аудио FPGA DSP) двойной набор обучения. Придерживаясь традиционной серии FreeDev, плата FreeDev Audio Dsp поддерживает разработку сетевых приложений NIOS II при выборе платы расширения сети.

FPGA развитиюПроизводительность системы]

Самая высокая поддержка скорости дискретизации 96 K, правый и левый канал 32 бит ширины данных для достижения качества звука уровня CD. Обработка и воспроизведение аудио в режиме реального времени в системе NIOS II.

FPGA развитиюАппаратных ресурсов]
1, FPGA чип: циклон II EP2C8Q208.
2,2 голосовых входа, 4 голосовых выхода, стерео аудио кодека.
3,8 м байт высокоскоростной SDRAM4,Быстрая вспышка 8 м байт5. чип конфигурации: EPCS4.
6, два режима загрузки конфигурации: как режим и режим JTAG.
7. опционально100 мПлата расширения сети.
8, 1 зуммер переменного тока
9, 4 8 сегментные цифровые трубки
10, 4 клавиши ввода, 1 клавиша сброса.
11, 4 Светодиодный индикатор выхода
12, ЖК-интерфейс, стандартный тип ЖК-модуля интерфейса, 16 xTwo символов;
13, 2 9 pin RS-232 последовательный порт, поймите связь данных с компьютером; вспомогательная отладка, результат вывода;
14, 1 стандартная мышь, чехол с клавиатурой, поддержка устройств 3,3 В и 5 В, может использоваться для проверки интерфейса PS/2, для расширения устройства IO;
18, промышленный стандарт 396 расширения интерфейса, может оспорить плата расширения сети, AD/DA карты, приобретение видео карта обработки и так далее. Пользователи также могут разработать свои собственные определенные интерфейсные платы.

FPGA развитиюИнтегрированная Окружающая среда и руководство]
1, ALTERA Quartus II 5,1.
2, Sopc инструмент разработки.
3, инструмент разработки Dsp.
4, NIOS II IDE интегрированная среда разработки, поддержка C/C + +; JTAG онлайн отладка.
5, SignalTap II, Modsim SE 6.
6, голосовое устройство FreeDev IP и Поддержка дисков
7, "FreeDev Audio Dsp Board инструкции по установке", "FreeDev Audio Dsp Board Руководство пользователя" "Nios II шаг за" и другие электронные документы.

[FPGA развитию люксХарактеристика]

1, циклон II FPGA приводит цифровые аудиоустройства для формирования полного голосового FPGA DSP для развития аппаратной среды.
2, Sopc Builder (Nios II), Dsp Builder, FreeDev digital audio IP и интерфейс drive library для формирования голосовой FPGA DSP программного обеспечения поддержки среды
3, предоставьте FreeDev цифровой аудио IP, интерфейс дисковода library.
4, обеспечить UCOS II (LWIP) платформы разработки приложений и пример программы на основе NIOS II IDE HAL.
5. Он обеспечивает сетевой интерфейс для связи с хостом и сочетает LWIP для создания идеальной испытательной платформы TCPIP.

FPGA развитиюБазовый эксперимент]

1, эксперимент по обработке аудио DSP
2, Управление аудиопроцессором и интерфейс эксперимента (Все эксперименты контролируются в программы NIOS II для поддержки записи и воспроизведения звука в режиме реального времени в системе NIOS II)
Эксперимент по I2C интерфейс управления для цифрового аудио-устройств
Эксперимент регулировки коэффициента усиления аудиоканала
Аналоговый аудиоканал петля эксперимента
Цифровой аудиоканал петля эксперимента
Эксперимент управления питанием аудиоустройств
Эксперимент цифровой аудио различных форматов данных
3, отладка I2C IP ядро коммуникативные экспериментировать с сигнала нажмите II
4, пользовательский NiosII системный эксперимент
5, PIO эксперимент управления выходом 1 Управление лампой потока
6, PIO эксперимент по контролю на выходе 2 шага
7, PIO внешний эксперимент прерывания
8, таймер эксперимент 1 использование системы часов
9, таймер эксперимент 2 использование услуги маркировки времени
10, эксперимент с таймером 3
11, JTAG UART Experiment 1 доступ JTAG UART через функцию C library
12, JTAG UART Experiment 2 доступ JTAG UART через функцию HAL API
13, UART эксперимент 1 доступ UART через функцию C library
14, SPI рабочий эксперимент
15. В режиме реального времени, будильник, EEPROM чтения и записи эксперимент с использованием внешний I2C устройств
16. Добавление пользователя материнскую плату эксперимент
17. Добавление инструкция пользователя эксперимент
18, основной компонент набора разработки является FPGA устройство с 8256 логическими единицами, которые поддерживают проверку и разработку IP core.
19, поддержка обучения дизайну программного обеспечения ALTERA EDA.