S1300 PCI макетная плата PCI FPGA макетная плата

Описание

S1300 PCI FPGA плата для экспериментов по разработке использует интерфейс PCI, чтобы помочь пользователям самостоятельно разрабатывать.
Пользователи могут проектировать свои собственные платы для подключения приложений, такие как внешние системы сбора данных A/D.
Обработка данных изображения и другие системы применяются, не имея много информации о интерфейсе PCI.
Макетная плата совместима с FPGA макетной платой иридиевой компании нож «дракон» серии, и цена очень дешевая.
Основной чип FPGA использует новую циклонную серия FPGA от ALTERA.
EP1C6Q240C8 (стандартная конфигурация)/EP1C12Q240C8, емкость составляет 6000/12000 макроячеек логики, соответственно.
Это эквивалентно стандартной 150 тысяч/30 логической цепи ворот, скорость составляет-8, а скорость скомпилированной системы может достигать 100 МГц.
Он может поддерживать разработку системы SOPC ядро NIOS2 ALTERA, скомпилированной после среды разработки NIOS2.
Выполняемые файлы можно загрузить на флэш-память на макетной плате через интерфейс PCI.
Бесплатные инструменты разработки ALTERA QUARTUS2 4,1 и NIOS2 1,01 CD;
Макетная плата поддерживает режим загрузки AS и PS и предоставляет бесплатную ALTERA с макетной платой.
BYTEBLASTER 2 скачать кабель для пользователей.
Предоставить руководство по разработке процессора NIOS2 и техническую поддержку;

Интерфейс внешней шины материнской платы с интерфейсом PCI поддерживает шины данных 8,16 и 32 бит, которые могут быть напрямую подключены к ЦП,
SDRAM, FIFO, микросхемы внешнего интерфейса и другие устройства напрямую подключены.
Ниже приведен внутренний ip-основной интерфейс платы развития FPGA:
Шина PCI 2,2 стандарт, 32 bit, автобус, полный VHDL исходный код дизайн;
Поддержка чтения конфигурации шины PCI, записи конфигурации;
Поддержка PCI шины IO чтения, IO записи;
Поддержка PCI bus MASTER считывание, BUS MASTER запись;
Поддержка внутреннего прерывания DMA и генерации прерывания внешнего входа шины;
Поддержка двух разъемов PCI IO размером 256 байт;
Поддержка пространства памяти PCI, размером 4 м байт;
Поддержка режима доступа PCI burst, длина пакета от 8 до 128 длина двойного слова;
Пользователь может самостоятельно определить идентификатор устройства и идентификатор производителя.

1 ядро процессора NIOS2 для тестирования пользователя;
1 FPGA внутренний 16C450 последовательный порт, полностью VHDL ядро;
1 группа 4MX32 бит SDRAM, наибольшая емкость для поддержки 64MX32 бит SDRAM интерфейс, полный VHDL
Предоставляется исходный код интерфейса SDRAM ядра.
1 Набор из 16 бит флэш-памяти (29LV800BB), 1 м байт, может быть расширен до 32 бит.
Максимальная флэш-память 16 м, полная конструкция исходного кода VHDL обеспечивает загрузчик процессора NIOS2;
4 канальный выход переключателя, коллектор Открыть Выход, 500mA приводной ток и масштабируемость.
Выход на 64 выхода;
4 канала Переключайте Входные, Оптический изолированный входной сигнал, которая может быть расширена до 64 каналов входного сигнала.
1 7 сегмент выход цифровой дисплей, обеспечить прямую функция отображения, удобно для пользователей, чтобы развивать FPGA.
И отладки;
4 Светодиодный индикатор состояния, обеспечивает отладку и тестирование использования, полный
Предоставляется исходный код ядра VHDL;
2 кнопки ввода обеспечивают функцию тестирования внешних входных прерывания для пользователей для тестирования и отладки.
32 бит шины данных расширяется для того, чтобы обеспечить DMA передача данных любой велосипедной поездке.

Вышеуказанные функции обеспечивают интерфейс PCI для доступа и работы, обеспечивая DOS, WINDOWS 98/WINDOWS
2000 драйвер WDM и исходный код тестовой программы.

С FPGA development board free QUARTUS4.1 и NIOS2 1,01 инструменты разработки CD, и
ALTERA BYTEBLASTER 2 загружает один кабель;
Макетная плата поддерживает режим загрузки AS/PS.

Производительность и совместимость, проверка стабильности
Макетная плата PCI-E тестируется на следующих совместимых с ПК машинах и работает нормально через:
В тесте производительности используется режим максимальной передачи цикла. Каждый размер блока DMA составляет 512 K байт, рассчитанный на средний расход потока 5 секунд, от 1

Сколько блоков DMA передаются во второй.
ЦП память Материнская плата Чипсет операционная система DMA чтение DMA запись
P4 2,66G 512 M DDR 915 P 533 внешняя частота WIN2000/XP 112 M байт/s 89 M байт/сек

Применение Область применения:

Сбор промышленных данных, a/d, d/a преобразование данных, обработка данных;
Мультиплексный 232/485 расширения, без внешних 16c550, 1k50, может обеспечить до 6 последовательных портов.
FIFO внутреннего 16C550 может достигать 1 K байтов;
Мультиплексная коммутация входного/выходного расширения может быть расширена до 64 каналов.
Буфер данных PCI, шифрование данных;
Промышленное управление;

Следующее является частью пользовательского блока:
Chengdu Institute of optoelectronic technology, CAS
29 Чэнду отдела электроники
Независимая группа по исследованиям и разработкам в Пекине ColdFire
30 Чэнду отдела электроники
611 air force Чэнду
Нанкай
Китайский научно-технический университет, Hefei
Пекинский Золотой глаз технологии Ко., лтд.
Пекин Мег Бейт Ко., лтд.
Колледж компьютерной информации, Чэнду Университет электронных исследований и технологий
Тяньцзинь ин кровать Аэрокосмическая Технология Ко., лтд.
Компания Changzhou Guoguang Data conciation Co., Ltd.
Колледж машиностроения, шаньдунский университет;
Государственный завод по производству оборудования Желтой реки;
63 научно-исследовательский университет общего женьшеня Нанкина;
Сучжоу Yi Di industrial control co., Ltd.
Harbin technical & Xiang Electronics co., Ltd.
Шэньчжэнь Гонконгский производственный, научно-исследовательский и научно-исследовательский университет;
Отдел электронной инженерии, Пекинский технологический университет;
Пекинское испытательное оборудование, лтд.
Школа инжиниринга, Нанкинский технологический университет;
Инженерный Университет ВВС, Сиань;
Пекин три Ericsson Instrument technology Co., Ltd.
...